IEEE 1800-2005
Verilog システム 標準のハードウェア設計、仕様、および検証言語

規格番号

IEEE 1800-2005

制定年

2005

出版団体

Institute of Electrical and Electronics Engineers (IEEE)

状態

入れ替わる 2010-02

に置き換えられる

IEEE 1800-2009

最新版

IEEE 1800-2023

範囲

抽象的なアーキテクチャ レベル モデルの反応と検証を支援するための、IEEE P1364 Verilog ハードウェア記述言語への一連の拡張機能。 設計仕様メソッド、組み込みアサーション言語、カバレッジとアサーション API を含むテストベンチ言語、およびダイレクト プログラミング インターフェイスが含まれています。 設計と検証の生産性の向上を可能にし、設計、シミュレーション、検証、フォーマル アサーション ベースの検証フローをカバーします。

IEEE 1800-2005 発売履歴

• 1970 IEEE 1800-2023 SystemVerilog の IEEE 標準 -- 統一されたハードウェア設計、仕様、および検証言語
• 2017 IEEE 1800-2017 SystemVerilog - 統一ハードウェア設計仕様および検証言語 (IEEE Computer Society)
• 2012 IEEE 1800-2012 Verilog システムの IEEE 標準、標準のハードウェア設計、仕様、および検証言語
• 2009 IEEE 1800-2009 SystemVerilog - 統一ハードウェア設計仕様および検証言語 (IEEE Computer Society)
• 2005 IEEE 1800-2005 Verilog システム 標準のハードウェア設計、仕様、および検証言語