- ホーム
- ASTM F525-00a
- 規格番号
- ASTM F525-00a
- 制定年
- 1970
- 出版団体
- /
- 最新版
-
ASTM F525-00a
- 範囲
- 1.1 この試験方法は、配向と種類が既知のシリコン基板、または同じまたは反対の種類の基板上に堆積された既知の配向と種類の均一なシリコン エピタキシャル層の抵抗率の測定を対象とします。
エピタキシャル膜の抵抗率は、層厚と有効プローブ接触半径の比が 20 より大きい場合、薄膜補正係数を必要とせずに評価できます。
1.2 この試験方法は、未知の試料の抵抗率が次のように決定されるという点で比較可能です。
測定された広がり抵抗と既知の抵抗率の校正標準の広がり抵抗を比較します。
これらの校正標準は、未知の試験片と同じ表面仕上げ、導電性タイプ、および方向を持っている必要があります。
1.3 このテスト方法は、シリコン基板およびエピタキシャル層での使用を目的としています。
実験室内の精度は、0.01 ～ 200 Vcm の抵抗率を持つ基板を使用した複数の実験室での実験を通じて決定されています。
1.3.1 この試験方法の原理は、試験片の抵抗率の値がより低くてもより高くても拡張できますが、1.3 で指定された範囲以外の値については試験方法の精度は評価されていません。
1.4 この試験方法は、測定時に試験片が完全に破壊されず、試験片を特殊な形状に切断する必要がなく、試験片に破壊的な処理を行う必要がないという意味で非破壊的です。
ただし、プローブは、プローブ領域に製造されたデバイスに有害となる可能性のある機械的損傷を引き起こす可能性があります。
1.5 サンプリングされた半導体材料の体積は、プローブの有効電気接触半径の 3 乗に比例します。
有効電気接触半径が 2 μm の場合、単一プローブでサンプリングされる体積は約 10 -11 cm -3 です。
1.6 この規格は、その使用に関連する安全上の懸念がある場合、そのすべてに対処することを目的とするものではありません。
適切な安全衛生慣行を確立し、使用前に規制上の制限の適用可能性を判断することは、この規格のユーザーの責任です。
ASTM F525-00a 規範的参照
ASTM F525-00a 発売履歴
