IEC 62530:2007 システムレベルのハードウェア記述言語標準、統一されたハードウェア設計、仕様、認定言語規格と仕様

範囲: この標準は、Verilog を使用したモデリングと検証のためのより高いレベルの抽象化のための拡張機能を指定します。ハードウェア記述言語 (HDL)。これらの追加により、Verilog がシステム領域と検証領域に拡張されます。 SystemVerilog は、Verilog HDL の IEEE Std 1364?1 に基づいて構築されています。この標準には、設計仕様メソッド、組み込みアサーション言語、カバレッジとアサーションを含むテストベンチ言語、アプリケーションプログラミングインターフェイス (API)、およびダイレクトプログラミングインターフェイス (DPI) が含まれています。この規格全体を通じて、次の用語が適用されます。 — Verilog は、Verilog HDL の IEEE Std 1364 を指します。 — Verilog-2001 は、Verilog HDL に関する IEEE Std 1364-2001 [B4]2 を指します。 — Verilog-1995 は、Verilog HDL に関する IEEE Std 1364-1995 [B3] を指します。 — SystemVerilog は、この規格で定義されている Verilog 標準 (IEEE Std 1364) の拡張機能を指します。

IEC 62530:2007 発売履歴

2021 IEC 62530:2021 システムレベルのハードウェア記述言語、統一されたハードウェア設計、仕様、認定言語
2011 IEC 62530:2011*IEEE Std 1800:2011 IEEE/IEC 国際標準 SystemVerilog - 統一されたハードウェア設計、仕様、および検証言語
2007 IEC 62530:2007 システムレベルのハードウェア記述言語標準、統一されたハードウェア設計、仕様、認定言語