- ホーム
- ASTM F108-88e1
- 規格番号
- ASTM F108-88e1
- 制定年
- 1970
- 出版団体
- /
- 最新版
-
ASTM F108-88e1
- 範囲
- 1.1 この試験方法は、半導体デバイスの製造に適した表面の完璧さを持ち、より低い抵抗率と同じ導電型の単結晶基板上に堆積されたシリコンエピタキシャル層の電気抵抗率の測定を対象としています。
1.2 エピタキシャル層の抵抗率の適用範囲は 0.1 ～ 5.0 R-cm です。
この技術は、任意の厚さの層に使用できます。
ただし、ラウンドロビン テストによる精度は、空乏幅の制限を防ぐのに十分な厚さの層に対してのみ得られています。
空乏幅が制限されている層の精度は大幅に低下すると予想されます。
1.3 Practice E 177 で定義されているマルチラボ精度は、エピタキシャル層の抵抗率の関数です。
それは、1.0 R-cm での 120 % (RIS %) から、0.1 R-cm での I 2 7 % (R1S %)、および 5.0 R-cm での I 3 5 % (R1S %) まで変化します。
1.4 単位 - 実験作業では、エピタキシャルの厚さはメートルではなくマイクロメートルで、不純物濃度は原子/立方メートルではなく原子/立方センチメートルで、抵抗率はオームメートルではなくオームセンチメートルで測定するのが通例です。
式 1 および 3 の数値係数は、SI 単位ではなくインチ ポンドの使用を前提としています。
1.5 この規格には危険物や作業が含まれる場合があります。
そして設備。
TLIIS 規格は、その IRSE に関連するすべての安全上の問題に対処することを目的とするものではありません。
適切な安全衛生慣行を確立し、事前に規制上の制限の適用可能性を判断するのは、この規格の使用者の責任です。
具体的な危険性に関する記述はセクション 9 に記載されています。
ASTM F108-88e1 規範的参照
ASTM F108-88e1 発売履歴
