DLA DSCC-DWG-85019 REV E-2008
ビットプログラマブルアクティブ遅延ライン、16 PIN および 3 ビットトランジスタ論理回路と互換性があり、送信機ロジックと結合