JEDEC JESD8-6-1995
高速トランシーバー ロジック (HSTL) デジタル集積回路インターフェイス規格に基づく 1.5 出力バッファ電源電圧

規格番号

JEDEC JESD8-6-1995

制定年

1995

出版団体

(U.S.) Joint Electron Device Engineering Council Soild State Technology Association

範囲

この規格は、HSTL ロジックのスイッチング範囲 (公称 0V ～ 1.5 V) で動作するように設計されたデバイスの入出力仕様と AC テスト条件を定義します。