JEDEC JESD22-B108A-2003
表面実装半導体機器のコプラナリティ試験

規格番号

JEDEC JESD22-B108A-2003

制定年

2003

出版団体

(U.S.) Joint Electron Device Engineering Council Soild State Technology Association

状態

撤回

範囲

このテストの目的は、表面実装半導体デバイスの端子 (リードまたははんだボール) の共平面性からの偏差を測定することです。