IEEE P1800/D6, August 2012
IEEE 承認のシステム Verilog 草案規格 - 統一されたハードウェア設計、仕様、および検証言語

規格番号

IEEE P1800/D6, August 2012

制定年

2012

出版団体

Institute of Electrical and Electronics Engineers (IEEE)

範囲

この規格は、IEEE Std 1364-2005 Verilog ハードウェア記述言語 (HDL) と IEEE Std 1800-2005 SystemVerilog の統合ハードウェア設計、仕様、および検証言語という 2 つの以前の規格を統合したものです。 2005 SystemVerilog 標準は、2005 Verilog 標準の拡張機能を定義します。 これら 2 つの標準は、1 つの言語として使用されるように設計されました。 ベースの Verilog 言語をマージしています...