TR5.4-03-2011
静電気放電感度テスト CMOS/BiCMOS 集積回路ラッチアップ感度テスト 過渡ラッチアップテスト コンポーネントレベルの電源過渡励起

規格番号

TR5.4-03-2011

制定年

2011

出版団体

ESD - ESD ASSOCIATION

範囲

この技術レポートでは、電源ラインの過渡現象に対する集積回路のラッチアップ感度を測定する手順について説明します。 このテスト方法が適用される回路には、通常、動作に 30 ボルト未満を必要とする CMOS (相補型金属酸化物半導体)@ バイポーラ@ および BiCMOS (バイポーラ CMOS) デバイスが含まれます。 この手順が有用であることが証明されている集積回路の範囲は限られています。 目的 この技術レポートで定義されている情報と手順は、集積回路内のラッチアップに敏感なレイアウトを検索するために使用できます。 定義されたストレス レベルと刺激パラメータ値は、幅広いデバイスに使用できます。 レベルと値は、実際のテスト対象デバイスの要件や使用される過渡刺激の種類に合わせてスケールアップまたはスケールダウンできます。